What you must know about FPGA

• FPGA必备姿势

  1. 1.1 vivado生成HDL例化模板
  2. 1.2 大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
  3. 1.3 影响FPGA时序的进位链（Carry Chain）， 你用对了么？
  4. 1.4 如何使用Git进行Vivado工程的管理
  5. 1.5 FPGA复位的正确打开方式
  6. 1.6 生成Verilog例化模板
  7. 1.7 Vivado中jobs和threads的区别？选择多个jobs能加快实现速度么？
  8. 1.8 Vivado中模块封装成edif和dcp