时序分析

• FPGA时序约束理论

  1. 1.1 FPGA时序约束理论篇之建立保持时间
  2. 1.2 FPGA时序约束理论篇之时序路径与时序模型
  3. 1.3 FPGA时序约束理论篇之IO约束
  4. 1.4 FPGA时序约束理论篇之时钟周期约束
  5. 1.5 FPGA时序约束理论篇之两种时序例外
  6. 1.6 FPGA时序约束理论篇之xdc约束优先级

• FPGA时序约束实战

  1. 2.1 FPGA时序约束实战篇之梳理时钟树
  2. 2.2 FPGA时序约束实战篇之主时钟约束
  3. 2.3 FPGA时序约束实战篇之衍生时钟约束
  4. 2.4 FPGA时序约束实战篇之延迟约束
  5. 2.5 FPGA时序约束实战篇之伪路径约束
  6. 2.6 FPGA时序约束实战篇之多周期路径约束

• Vivado时序约束辅助工具

  1. 3.1 Vivado时序约束辅助工具

• Vivado时序约束Tcl命令的对象及属性

  1. 4.1 Vivado时序约束中Tcl命令的对象及属性